Imec在具有二维材料通道的超大规模FET中显示出卓越的性能

 
基准研究：与文献相比，具有4nm，8nm，12nm HfO2和50nm SiO2的imec器件具有出色的gmmax和SSmin组合。图片来源：IMEC在今年的IEEE国际电子设备会议(2019年12月7日至11日)上，imec报告了对MoS2比例晶体管的深入研究，并展示了迄今为止此类材料的最佳器件性能。
MoS2是二维材料，这意味着它可以以几乎原子厚度和原子精度的稳定形式生长。 Imec将材料合成至单层(厚度为0.6nm)，并制造出具有缩小的接触和沟道长度的器件，分别小至13nm和30nm。这些非常缩放的尺寸，再加上缩放的栅氧化层厚度和高K介电常数，使得迄今为止的一些最佳器件性能得以展示。最重要的是，这些晶体管可以全面研究器件的基本性能和TCAD模型的校准。校准的TCAD模型用于提出性能改进的现实途径。此处提供的结果证实了二维材料在极端晶体管缩放方面的潜力-既适合高性能逻辑应用又适用于存储器应用。
理论研究建议将二维材料作为极端晶体管缩放的理想通道材料，因为与当前的基于硅的器件相比，期望的短通道效应很小。这种潜力的暗示已经发表在一种以天然的二维材料薄片为基础的晶体管中。
TEM照片显示(a)3个单层MoS2通道，接触长度为13nm，通道长度为29nm。传输特性具有改进的亚阈值摆幅(SS)，且HfO2较薄。图片来源：IMEC IMEC首次通过一套全面的基于2D材料的晶体管数据测试了这些理论发现。占地面积最小的器件的沟道长度为30nm，接触间距小于50nm。 50nm SiO2栅极电介质已证明导通电流高达250µA / µm。在4nm HfO2的背衬配置中，已证明〜100 µA / µm的电流和极好的SSmin为80mV / dec(对于VD = 50mV)。器件的性能不受触点长度缩放的影响，这证实了载流子是从触点金属的边缘直接注入通道中的，这符合TCAD模拟。这项工作证实了TCAD模型可以捕获设备物理的大部分内容，并指导实验验证和映射应用程序空间。在IEDM上发表的论文的一部分专门致力于为实现类似于Si的性能目标的设备优化设置路径。
“尽管与Si晶体管相差一个数量级，但我们已将MOSFET器件带入了一个领域，它们在未来的逻辑和存储器应用中显示出令人鼓舞的性能，” imec探索与量子计算总监Iuliana Radu说。 “为弥合这一数量级，我们已经确定了系统改进的途径，例如进一步降低栅极氧化层厚度，实施双栅结构以及进一步减少沟道和界面缺陷。我们正在转移这种见解。去年在IEDM上宣布的300mm晶圆平台，用于2D材料晶体管。”
传递特性具有更薄的HfO2，改善了亚阈值摆幅(SS)。图片来源：IMEC“作为世界领先的研究和创新中心，imec的作用是将设备缩放比例推向极限。我们通过研究不同的缩放比例选项，提供最佳预测并指导业界采用建议的缩放比例来应对这一挑战。 imec首席执行官Luc Van den hove表示：“我们的合作伙伴希望我们通过展示创新概念和新颖材料的潜力来引领并支持他们实现路线图。这就是为什么我如此激动的原因，我们在具有2D材料的超大规模设备中展示了出色的性能，并为进一步改进以在工业300mm晶圆厂进行批量生产提供了可靠的途径。”